PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-295655

(43) Date of publication of application: 26.12.1986

(51)Int.Cl.

H01L 27/10 H01L 27/06 H01L 27/08 H01L 29/78

(21)Application number: 60-138635

(71)Applicant: RICOH CO LTD

(22)Date of filing:

24.06.1985


(72)Inventor: KAMINO SATOSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To realize a direct coupling with analog circuits, to perform high-speed processing corresponding to the input and facilitate program change as well, by forming a bipolar transistor, MOS transistor, and memory element with writing and erasing capabilities, on the same substrate.

CONSTITUTION: A N-type epitaxial layer 4 and P-type isolation region 6 are formed on a P-type silicon substrate 2, together with a P well 21 in a FAMOS 20, a P well 31 in a NMOS transistor 30, a base 12 in a bipolar transistor 10, a contact 35 of the P well in the NMOS transistor, a source 41 and drain 42 in a PMOS transistor 40. Moreover, an emitter 14, a collector contact 16, a source 22 in the FAMOS 20, a drain 23, a source 32 in the NMOS transistor 30, a drain 33, and a contact 44 in the PMOS transistor 40 are formed. Thereafter, gate-oxidized films 24, 34, and 43, a floating gate 35, a layer oxidized film 26, a control gate 27, an oxidized film 8, a gate electrode, metal wirings, and the like are formed.



⑲ 日本国特許庁(JP)

① 特許出願公開

[®] 公開特許公報(A) 昭61-295655

@Int.Cl.⁴	識別記号	庁内整理番号	@ :	公開	昭和61年(198	6)12月26日
H 01 L 27/10 27/06 27/08 29/78	1 0 3 1 0 2	66555F 66555F 66555F 75145F	審査請求 未	請求	発明の数	1	(全3頁)

匈発明の名称 半導体集積回路装置

②特 顧 昭60-138635

塑出 類 昭60(1985)6月24日

砂発 明 者 神 埜 取 東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑪出 顋 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

20代 理 人 弁理士 野口 繁雄

明 梅 書

1. 発明の名称。

半導体集積回路裝置

2. 特許請求の範囲

(1) 阿一基板上にパイポーラトランジスタ、 M OSトランジスタ、並びに書込み及び消去が可能 なメモリ素子を形成したことを特徴とする半導体 体部品解析器

3. 発明の詳細な説明

(技術分野)

本発明はEPROMやEEPROMのようなメモリ業子を同一基板上に形成した半導体集積回路 装置に関するものである。このような半導体集積 回路装置は例えば1チップコントローラなどとして使用されるのに適する。

(従来技術)

EPROM又はEEPROMをMOSトランジ

スタ又はCMOSとともに同一基板上に形成した ものが知られている。何えばEPROM内離のC PUがある。

そのような半導体集積回路装置では、例えば外部回路としてアナログ回路を接続する場合にはA DコンパータやDAコンパータなどのインターフェ イスを必要とし、また例えば外部回路として大電 カ回路を接続する場合には駆動用のトランジスタ などのインターフェイスを必要とする欠点がある。

(目的)

本発明は普込み及び消去が可能なメモリ機能をもつ半導体集積回路装置において、外部回路との接続を容易にすることを目的とするものである。

(橡成)

本発明の半導体集積回路数置は、両一基板上に パイポーラトランジスタ、MOSトランジスタ、 並びに書込み及び消去が可能なメモリ楽子を形成 したものである。

特開昭 61-295655 (2)

書込み及び消去が可能なメモリ素子は、PAMOSのようなEPROM、又はMNOSのようなEPROM、又はMNOSのようなEBPROMである。MOSトランジスタにはNチャネル型(NMOSトランジスタ)、Pチャネル型(PMOSトランジスタ)の他にCMOSも含まれ、これらは資算に適する。パイポーラトランジスタにはNPN型とPNP型があり、これらは大電力特性やアナログ特性が遅れている。

以下、実施例について具体的に説明する。

第1 図及び第2 図は一実施例において I チップ 内に形成される各素子を示す断面図である。ただ し、メタル配線などは図示を省略してある。

第1回にはNPNパイポーラトランジスタ10 とEPROMとしてのPAMOS20とが示され、 第2回にはCMOSを構成するNMOSトランジ スタ30とPMOSトランジスタ40とが示され ている。

2 は P型シリコン装板、 4 は N型エピタキシャル層、 6 は分離組織、 8 は酸化膜である。

(関示略)が形成される。44はN型エピタキシャル層4のコンタクト領域である。

次に本実施例の製造工程について説明する。

- (3) P型不執物の拡散により、バイポーラトランジスタ10のベース12、NMOSトランジスタのPウエルのコンタクト35、及びPMOSトランジスタ40のソース41,ドレイン42を同時に形成する。
- (4) N型不純物の拡散により、パイポーラトランジスタ10のエミッタ14、コレクタコンタクト16、PAMOS20のソース22、ドレイン23、NMOSトランジスタ30のソース32、ドレイン33、及びPMOSトランジスタ40のN型エピタキシャル層のコンタクト44を同時に

バイポーラトランジスタ10において、12は Pウエルのベース、14はN型拡散領域のエミッタ、16はコレクタのコンタクト領域である。

PAMOS 2 0 においては P ウエル 2 1 中に N 型拡散領域の ソース 2 2 とドレイン 2 3 が形成され、そのチャネル領域上にはゲート酸化膜 2 4 を 介して 第 1 のポリシリコン酸にてなる フローティ ングゲート 2 5 が形成され、さらにその上に 層間 酸化膜 2 6 を介して 第 2 のポリシリコン酸にてなるコントロールゲート 2 7 が形成されている。

N M O S トラングスタ 3 0 においては、 P ウエル 3 1 中に N 型拡散領域のソース 3 2 とドレイン 3 3 が形成されており、 そのチャネル領域上にはゲート酸化酶 3 4 を介してゲート電極(図示略)が形成される。 3 5 は P ウエル 3 1 のコンタクト領域である。

・ PMOSトランジスタ40においては、N型エピタキシャル層4中にP型拡散領域のソース41とドレイン42が形成されており、そのチャネル領域上にはゲート酸化酸43を介してゲート電便

形成する。

(5) その後、通常の工程によりゲート酸化膜 2 4,34,43を形成し、PAMOS 2 0 のフロー ティングゲート 2 5、層間酸化膜 2 6、コントロー ルゲート 2 7 を形成する。その後、酸化膜 8、ゲート電極、メタル配線を形成し、パッシベーション 膜を形成する。

(効果)

本発明の半導体集積回路装置は、パイポーラトランジスタ、MOSトランジスタ、並びに各込み及び消去が可能なメモリ素子を同一チップ内に形成しているため、次のような効果を実現することができる。

- (1) バイポーラトランジスタ回路を用いて、光 センサなどのアナログ回路と直結することができ ス
- (2) MOSトランジスタ回路を用いて、入力に 応じた処理を高速に行ない、また、確々の演算を 行なうことができる。

- (3) 複算や処理を実行するプログラムをEPR OMやEEPROMのメモリ素子を用いて容易に 変更することができる。
- (4) 演算結果に従い、パイポーラトランジスタ 回路を用いて大電力やリニア特性を要求される外 都装置を駆動することができる。


4. 面面の簡単な説明

第1因及び第2例は一実施例を示す部分新面図 である。ただし、ハッチングは省略してある。

- 10……バイポーラトランジスタ、
- 20 --- FAMOS.
- 30 ····· N M O S トランジスタ、
- 4 · 0 ··· ·· P M O S トランジスタ。

代理人 弁理士 野口繁雄

特開昭 61-295655 (3)



館2図

